Кто знает не сложный способ получения чистого меандра 1 мГц, из тактовой частоты 5Мгц, только с помощью цифровых микросхем?
P.S.
Аналоговое умножение на 2 и деление на 10 прошу не рассматривать.
Вид для печати
Кто знает не сложный способ получения чистого меандра 1 мГц, из тактовой частоты 5Мгц, только с помощью цифровых микросхем?
P.S.
Аналоговое умножение на 2 и деление на 10 прошу не рассматривать.
тогда нужно на 5 разделить
Если делить на 5, то меандр не получится. А почему не из 10МГц?
К сожалению, чисто цифровыми делителями при делении на 5 меандра не получить. Я бы сделал так : поделил бы на 5, используя, например, счетчик 74AC161, соответствующем образом закоммутированный. А из выходного прямоугольного сигнала элементарно простейшим двухконтурным фильтром на стандартных дроссельках выделил бы 2-ю гармонику 2 МГц, после чего бы услилил и подал на делитель на 2 на 74AC74.
Другой вариант (более компактный) и если не требуется ультра-характеристик по чистоте спектра : берется также делается делитель на 5 на 74AC161 + ФАПЧ на 74HC4046, с выхода RC-ГУНа которой снимаем меандр. Тут правда придется повозиться с расчетом петли PLL и выбором частотозадающих элементов ГУНа, но это компактнее чем в предыдущем варианте.
А еще можно удвоить 5МГц используя передний фронт и задний фронт импульса, получается удвоенная чатота импульсов , а затем уже поделить сначала на 5, а потом на 2 (получается чисто цифровой метод получения меандра 1МГц из 5МГЦ).
Цитата:
Сообщение от RZ9CF
было бы замечательно сделать именно так!
какие типы микросхем работают на удвоение в этом варианте?
Делаем из 5 МГц импульсный сигнал (если он аналоговый) Дальше, этот сигнал подаем на два входа схемы XOR, причем, один из сигналов (любой) надо на немного задержать, например с помощью схемы И или И-НЕ или ИЛИ, короче - любым элементм дающим задержку. На худой конец конденсатор повесить на вход. Задержка 10 - 50 нсек., в зависимости от серии. На выходе XOR получаем частоту 10 МГц (усредненную) за счет сложения (удвоения) фронтов. Делим любым счетчиком на 5, затем триггером на 2 (Счетчик ИЕ2, по-моему, если не забыл). На выходе мандр 1 МГц.Цитата:
Сообщение от RU0LL
555ЛП5 (по памяти пишу) 4 элемента XOR. 3 элемента можно использовать как задержку.
Только не нужно забывать, что подобные "умножители" на фронтах, использующие XOR и логические вентили как элементы задержки - решение вобщем-то непрофессиональное. Как показал опыт, такие схемы имеют отвратительную термостабильность и выше 1 МГц уже труднореализуемы. Про спектральную чистоту получаемого сигнала и ужасный джиттер на фронтах тоже не стоит забывать. И как ни крути - это тоже аналоговое решение, только гораздо хуже, чем фильтр на паре дроссельков.Цитата:
Сообщение от UA9CCI
------------------------------------
Умножать же 5 МГц и превращая их предварительно в импульсы - не рационально, нужен дополнительный формирователь. Гораздо проще работать уже с полученными импульсами после делителя на 5. А на вход этого делителя, подтянутый к Vcc/2 подать синус. Умножать на 2 уже полученный 1МГц. Чисто технологически - это проще, потому как можно использовать бросовые индуктивности и нет конденсаторов малой емкости, сравнимой с динамическими емкостями логических входов и выходов. Ну а 2 МГц усилить и делителем на 2 превратить в меандр.
Кстати мало кто помнит про наипростейшее аналоговое решение : деление на регенеративном каскаде. Это между прочим используется для получения 1 МГц из 5МГц, которые дает "Гиацинт" или "Нарцисс" в приборах 1-0В (1-0М).
CO2040
Я не предлагал такой умножитель, а выдал наименование микросхемы. Так что не надо мне приписывать чужие мысли.
to RU0LL
Если тактовая последовательность - меандр, то все прекрасно. выход 1 МГц будет так же меандр. Если нет, то тогда все значительно усложняется (если условие меандра неприкосновенно :) )
Нет решений профессиональных или непрофессиональных. Есть решения, отвечаюшие поставленой задаче или нетЦитата:
Сообщение от CO2040
Эти схемы реализуемы во всем диапазоне работы цыфровых схемЦитата:
..........................................
Как показал опыт, такие схемы имеют отвратительную термостабильность и выше 1 МГц уже труднореализуемы.
В чем аналоговость ????Цитата:
Про спектральную чистоту
получаемого сигнала и ужасный джиттер на фронтах тоже не стоит забывать. И как ни крути - это тоже аналоговое решение, только гораздо хуже, чем фильтр на паре дроссельков.
------------------------------------
Как раз преобразователи синуса в цифру являются основными источниками джиттера.Цитата:
.............................................
Гораздо проще работать уже с полученными импульсами после делителя на 5. А на вход этого делителя, подтянутый к Vcc/2 подать синус.
.......................................
Все зависит от схемы преобразования. При использовании ненасыщенной логики и стабилизации амплитуды синуса проблем нет. В рассматриваемом случае источником джиттера будет дребезг входа логического элемента на умышленно затянутом фронте.Цитата:
Сообщение от UA3MCH
В данном случае - использование характеристики логического элемента (задержки). А так же методах ее увеличения с помощью простейших интеграторов, затягивающих фронты.Цитата:
Сообщение от UA3MCH
Отмечу еще раз, что задержка - характеристика "плавающая", поэтому привязку к ней делать не желательно. А в случае умножителя на XOR она должна лежать в определенном интервале, который расчитывается в зависимости от частоты и скважности входного сигнала. И чем выше частота - тем меньше по времени нужен этот интервал.
Замечу, что схема на XOR пригодна для удвоения количества импульсов любого периодического сигнала с длительностью имульсов не более удвоенной задержки вентиля XOR. Только если на входе не меандр, то на выходе будем иметь уже непериодический сигнал.
Умножить на два можно подав импульсы через конденсатор на диодный мост, далее формирователь, например на инверторе переведенный в активный режим и делитель на десять.
В данном случае причиной джиттера будет не гуляние амплитуды синуса, а гуляние порога логического элемента. При работе с цифровыми уровнями гуляние этого порога не столь значительное,иначе всю цифровуху можно было бы выкинуть на помойку... :)Цитата:
Сообщение от CO2040
При таком "умножении" нестабильность задержки не играет роли, она не долна быть меньше времени срабатывания, скажем, счетчика.Цитата:
...............................
В данном случае - использование характеристики логического элемента (задержки). А так же методах ее увеличения с помощью простейших интеграторов, затягивающих фронты.
Отмечу еще раз, что задержка - характеристика "плавающая", поэтому привязку к ней делать не желательно. А в случае умножителя на XOR
....................................
Точность работы определяется основным, не задержанным (задним), фронтом.
давайте обсудим этот вариант, почему он был применен.Цитата:
Сообщение от CO2040
Может быть когда речь идет о чистоте спектра, то ему нет альтернативы?
(работа с аналоговыми сигналами и выделение гармоник с помощью резонансных фильтров)
Или есть другие причины (например тогда небыло еще цифровой логики на унифицированных, широко распространенных микросхемах?)
Если поставить задачу в нашем варианте, то нужна схема с наилучшими характеристиками по джиттеру и температурной стабильности. Стоимость схемного решения неважна.
Что Вы подразумеваете под "чистый меандр"?
разделить на 5 и поставить на выходе это
Цитата:
Сообщение от RA9CTW
только к скважности он видимо не имеет отношения.
Вот готовое решение цифрового удвоителя, опробованного на практике. Если на входе чистый меандр (скважность 2), то проблем никаких не возникает. После делите частоту на 5, а затем на 2 D-триггером. Данная схема собиралась на 1554 серии (74AC) и показала отличные метрологические результаты. Делитель на 2 на выходе был поставлен для метрологического контроля.
С уважением Вадим.