Как из 5 MHz получить 1 МHz ?

**RU0LL** · 17.10.2006, 03:58

Кто знает не сложный способ получения чистого меандра 1 мГц, из тактовой частоты 5Мгц, только с помощью цифровых микросхем?

P.S.
Аналоговое умножение на 2 и деление на 10 прошу не рассматривать.

**RA9CTW** · 17.10.2006, 06:54

тогда нужно на 5 разделить

**RZ9CV** · 17.10.2006, 09:19

Если делить на 5, то меандр не получится. А почему не из 10МГц?

**CO2040** · 17.10.2006, 12:19

К сожалению, чисто цифровыми делителями при делении на 5 меандра не получить. Я бы сделал так : поделил бы на 5, используя, например, счетчик 74AC161, соответствующем образом закоммутированный. А из выходного прямоугольного сигнала элементарно простейшим двухконтурным фильтром на стандартных дроссельках выделил бы 2-ю гармонику 2 МГц, после чего бы услилил и подал на делитель на 2 на 74AC74.

Другой вариант (более компактный) и если не требуется ультра-характеристик по чистоте спектра : берется также делается делитель на 5 на 74AC161 + ФАПЧ на 74HC4046, с выхода RC-ГУНа которой снимаем меандр. Тут правда придется повозиться с расчетом петли PLL и выбором частотозадающих элементов ГУНа, но это компактнее чем в предыдущем варианте.

**RZ9CF** · 17.10.2006, 12:44

А еще можно удвоить 5МГц используя передний фронт и задний фронт импульса, получается удвоенная чатота импульсов , а затем уже поделить сначала на 5, а потом на 2 (получается чисто цифровой метод получения меандра 1МГц из 5МГЦ).

**RU0LL** · 17.10.2006, 12:56

Сообщение от RZ9CF

А еще можно удвоить 5МГц используя передний фронт и задний фронт импульса, получается удвоенная чатота импульсов , а затем уже поделить сначала на 5, а потом на 2 (получается чисто цифровой метод получения меандра 1МГц из 5МГЦ).

было бы замечательно сделать именно так!
какие типы микросхем работают на удвоение в этом варианте?

**UA3MCH** · 17.10.2006, 13:00

Сообщение от RU0LL

Кто знает не сложный способ получения чистого меандра 1 мГц, из тактовой частоты 5Мгц, только с помощью цифровых микросхем?

P.S.
Аналоговое умножение на 2 и деление на 10 прошу не рассматривать.

Делаем из 5 МГц импульсный сигнал (если он аналоговый) Дальше, этот сигнал подаем на два входа схемы XOR, причем, один из сигналов (любой) надо на немного задержать, например с помощью схемы И или И-НЕ или ИЛИ, короче - любым элементм дающим задержку. На худой конец конденсатор повесить на вход. Задержка 10 - 50 нсек., в зависимости от серии. На выходе XOR получаем частоту 10 МГц (усредненную) за счет сложения (удвоения) фронтов. Делим любым счетчиком на 5, затем триггером на 2 (Счетчик ИЕ2, по-моему, если не забыл). На выходе мандр 1 МГц.

**RZ9CV** · 17.10.2006, 13:03

555ЛП5 (по памяти пишу) 4 элемента XOR. 3 элемента можно использовать как задержку.

**CO2040** · 17.10.2006, 18:56

Сообщение от UA9CCI

555ЛП5 (по памяти пишу) 4 элемента XOR. 3 элемента можно использовать как задержку.

Только не нужно забывать, что подобные "умножители" на фронтах, использующие XOR и логические вентили как элементы задержки - решение вобщем-то непрофессиональное. Как показал опыт, такие схемы имеют отвратительную термостабильность и выше 1 МГц уже труднореализуемы. Про спектральную чистоту получаемого сигнала и ужасный джиттер на фронтах тоже не стоит забывать. И как ни крути - это тоже аналоговое решение, только гораздо хуже, чем фильтр на паре дроссельков.
------------------------------------

Умножать же 5 МГц и превращая их предварительно в импульсы - не рационально, нужен дополнительный формирователь. Гораздо проще работать уже с полученными импульсами после делителя на 5. А на вход этого делителя, подтянутый к Vcc/2 подать синус. Умножать на 2 уже полученный 1МГц. Чисто технологически - это проще, потому как можно использовать бросовые индуктивности и нет конденсаторов малой емкости, сравнимой с динамическими емкостями логических входов и выходов. Ну а 2 МГц усилить и делителем на 2 превратить в меандр.

**CO2040** · 17.10.2006, 19:00

Кстати мало кто помнит про наипростейшее аналоговое решение : деление на регенеративном каскаде. Это между прочим используется для получения 1 МГц из 5МГц, которые дает "Гиацинт" или "Нарцисс" в приборах 1-0В (1-0М).

**RZ9CV** · 18.10.2006, 08:12

CO2040
Я не предлагал такой умножитель, а выдал наименование микросхемы. Так что не надо мне приписывать чужие мысли.

**UA3MCH** · 18.10.2006, 16:14

to RU0LL
Если тактовая последовательность - меандр, то все прекрасно. выход 1 МГц будет так же меандр. Если нет, то тогда все значительно усложняется (если условие меандра неприкосновенно

)

Сообщение от CO2040

Только не нужно забывать, что подобные "умножители" на фронтах, использующие XOR и логические вентили как элементы задержки - решение вобщем-то непрофессиональное.

Нет решений профессиональных или непрофессиональных. Есть решения, отвечаюшие поставленой задаче или нет

..........................................
Как показал опыт, такие схемы имеют отвратительную термостабильность и выше 1 МГц уже труднореализуемы.

Эти схемы реализуемы во всем диапазоне работы цыфровых схем

Про спектральную чистоту
получаемого сигнала и ужасный джиттер на фронтах тоже не стоит забывать. И как ни крути - это тоже аналоговое решение, только гораздо хуже, чем фильтр на паре дроссельков.
------------------------------------

В чем аналоговость ????

.............................................
Гораздо проще работать уже с полученными импульсами после делителя на 5. А на вход этого делителя, подтянутый к Vcc/2 подать синус.
.......................................

Как раз преобразователи синуса в цифру являются основными источниками джиттера.

**CO2040** · 18.10.2006, 17:47

Сообщение от UA3MCH

Как раз преобразователи синуса в цифру являются основными источниками джиттера.

Все зависит от схемы преобразования. При использовании ненасыщенной логики и стабилизации амплитуды синуса проблем нет. В рассматриваемом случае источником джиттера будет дребезг входа логического элемента на умышленно затянутом фронте.

Сообщение от UA3MCH

В чем аналоговость ????

В данном случае - использование характеристики логического элемента (задержки). А так же методах ее увеличения с помощью простейших интеграторов, затягивающих фронты.
Отмечу еще раз, что задержка - характеристика "плавающая", поэтому привязку к ней делать не желательно. А в случае умножителя на XOR она должна лежать в определенном интервале, который расчитывается в зависимости от частоты и скважности входного сигнала. И чем выше частота - тем меньше по времени нужен этот интервал.
Замечу, что схема на XOR пригодна для удвоения количества импульсов любого периодического сигнала с длительностью имульсов не более удвоенной задержки вентиля XOR. Только если на входе не меандр, то на выходе будем иметь уже непериодический сигнал.

**Женя** · 19.10.2006, 15:07

Умножить на два можно подав импульсы через конденсатор на диодный мост, далее формирователь, например на инверторе переведенный в активный режим и делитель на десять.

**UA3MCH** · 19.10.2006, 17:11

Сообщение от CO2040

Все зависит от схемы преобразования. При использовании ненасыщенной логики и стабилизации амплитуды синуса проблем нет. В рассматриваемом случае источником джиттера будет дребезг входа логического элемента на умышленно затянутом фронте.

В данном случае причиной джиттера будет не гуляние амплитуды синуса, а гуляние порога логического элемента. При работе с цифровыми уровнями гуляние этого порога не столь значительное,иначе всю цифровуху можно было бы выкинуть на помойку...

...............................
В данном случае - использование характеристики логического элемента (задержки). А так же методах ее увеличения с помощью простейших интеграторов, затягивающих фронты.
Отмечу еще раз, что задержка - характеристика "плавающая", поэтому привязку к ней делать не желательно. А в случае умножителя на XOR
....................................

При таком "умножении" нестабильность задержки не играет роли, она не долна быть меньше времени срабатывания, скажем, счетчика.
Точность работы определяется основным, не задержанным (задним), фронтом.