Помогите с настройкой элементарной логики

[R9CD]

Резисторы R2 в этих схемах не выполняют нужных фунций? Дополнительные резисторы просто стоят им параллельно и таким образом уменьшается выходное сопротивление логических элементов. Еще больше можно уменьшить выходное сопротивление (нагрузочную способность), если сделать по схеме, как на этом рисунке. А именно так и сделано в микросхемах.

[R9CD]

Исправил ошибку в схеме "И-ИЛИ-НЕ", вдруг будете по ней делать.

[R9CD]

Исправленная и дополненная библиотека для sPlan7.0 может Вам пригодиться. My library for sPlan7.0.rar

[k1-801]

Кому была непонятна моя схема с поста 9 - вот. В архиве то же самое, только в другом формате и библиотека логики.

Красно-коричневым пометил выводы схемы.
In1, In2 - входы текущего разряда обоих чисел (слева направо), такт - и так понятно, сигнал тактового генератора, Out - выход текущего разряда. Ret1 показывает, будет ли перенос в следующий разряд. Ret2 показывает, плюсуется ли к текущему разряду перенос с предыдущего разряда. Res1 и Res2 сбрасывают показания соответствующих ячеек задержки. В принципе, все понятно из названий. Сейчас пытаюсь совместить эту и предыдущую схемы.

UPD: Заменил библиотеку и исправил перенос на схеме.

[R9CD]

Спасибо, так лучше.
Всё таки привычней видеть цифровые элементы вот такими:

[k1-801]

Кстати, пока не забыл. Можно ли вот в этих схемах сделать меньше пересечений?

[R9CD]

Вы конструктор своих схем, как нарисуете так и будет.