Так, народ! Моя мысля по поводу темы о панорамнике не прошла. Кому интересны схемы платы расширения PCI с АЦП - прошу скинуть мне в приват ваш E-mail. В архиве все схемы (как бы я их не преобразовывал) занимают 420 кб, т.е. прикрепить сюда в форум их не получиться. Таким образом кому интересно – вышлю, а дальнейшее обсуждение будет идти именно в рамках этой темы. Все-таки это не UW3DI городить, под такие проекты нужна соответствующая база. Хотя бы монтаж 208-ножечных PQFP с расстоянием между выводами 10 mils (не говоря уж про PGA) или изготовление 4-х слойных ПП требует наличия под боком соответствующего производства (как в моем случае), либо пузатый карман с $, чтоб иметь возможность заказывать это все в других фирмах. Т.е. без этого обсуждать можно сколько угодно, но ИЗДЕЛИЯ мы не получим. Ну и предпосылки нужны соответствующие, а именно должен быть опыт создания таких проектов, знание языков описания аппаратуры (AHDL, VHDL), некоторые наработки по написанию системного ПО, в т.ч. разработки драйверов для плат расширения PCI под Win 2000 / NT. Тех кто с чем-то из этого знаком – прошу писать мне в приват, продолжим дальнейшее обсуждение.
Теперь что касается использования AD6620. Впринципе, ее можно применить, но программирование этой ИС будет посложнее (слабо расчитать 256 коэффициентов FIR-фильтра ?), чем сделать БПФ «с нуля». Потом посмотрите на цены этой микросхемы, например, в Аргуссофт, а также на цены рекомендуемых к ней АЦП. Такая цена просто не позволит ее поставить и использовать лишь на 10% от своих возможностей, т.е. для получения двух квадратурных каналов. И теперь сравните с ценой на указанную выше ПЛИС + AD9050. Следует заметить, что AD6620 предназначена главным образом для демодуляции сигналов в цифровых системах связи с квадратурной модуляцией и большим числом точек, например, QPSK-32. Если брать БПФ с прореживанием по времени и основанием 2, то первыми операциями после разделения отсчетов на четные/нечетные является перемножение на комплексные экспоненты, что в «реальной жизни» выглядит как перемножение на функции sin и cos с аргументом, меняющимся во времени. Это все и выполняется в AD6620, но можно было бы это перенести с легкостью в ПЛИС, чтоб разместить два матричных перемножителя 10*10 разрядов, накопительный сумматор (собственно тут и будет формироваться функция sin) и блок регистров задержки фазы (дающий cos) места хватит даже в EP1K30. Предпочтительней однако эту процедуру осуществлять «вне» ПЛИС на моих любимых аналоговых перемножителях AD835, на один вход которых поступает входной сигнал, а на другой – sin или cos от внешнего DDS-синтезатора, далее с выходов аналоговых перемножителей сигнал уходит на два независимых параллельных АЦП с одного из них берем отсчеты Im, с другого Re. Дальнейшие действия ведем в ПЛИС (несколько первых каскадов «бабочек» до какой-то стадии – на сколько места хватит), а далее уже выводим в порт и обрабатываем программно. Пока же имеется 1 АЦП и обычный линейный вход, так что нашей ПЛИС хватит ограниченно лишь на подготовительные операции (разделение отсчетов и первое перемножение) – это по поводу применения существующей платы расширения.